스트리밍 SIMD 확장

3. SSE 명령어

SSE는 x86 아키텍처에 8개의 128비트 레지스터를 새로 도입하여 부동 소수점 연산의 SIMD 처리를 구현한 것이다. AMD의 K6-2에 탑재된 SIMD 확장 명령어 3DNow!에 대항하는 형태로 펜티엄 III부터 구현되었다. 4개의 32비트 단정밀도 부동 소수점 데이터를 하나의 레지스터에 저장하여 동일한 명령을 일괄 처리할 수 있다. 확장 명령이기 때문에 해당 기능을 사용하려면 SSE를 지원하는 소스 코드를 작성하고, 프로그램을 컴파일해야 한다.

SSE는 부동소수점 명령어와 정수 명령어, MXCSR 관리, 캐시 및 메모리 관리 명령어를 포함한다.

원래는 '''인터넷 스트리밍 SIMD 확장 명령''' (Internet Streaming SIMD Extensions|인터넷 스트리밍 SIMD 확장^영어)이라고 불렸지만^[10], 명령 내용 자체가 인터넷과 직접적인 관련이 없고 마케팅적인 요소가 강했기 때문에 현재는 인터넷이라는 문구가 삭제되어 단순히 SSE라고 불리고 있다.

3. 1. 부동소수점 명령어

3. 2. 정수 명령어

• PMULHUW, PSADBW, PAVGB, PAVGW, PMAXUB, PMINUB, PMAXSW, PMINSW

• PEXTRW, PINSRW

• PMOVMSKB, PSHUFW

3. 3. 기타 명령어

• '''MXCSR 관리'''
• LDMXCSR, STMXCSR
• '''캐시 및 메모리 관리'''
• MOVNTQ, MOVNTPS, MASKMOVQ, PREFETCH0, PREFETCH1, PREFETCH2, PREFETCHNTA, SFENCE

4. SSE의 이점 (예시)

SSE는 여러 개의 연산을 한 번에 처리해야 하는 경우, 코드 크기를 줄이고 성능을 향상시킬 수 있다는 장점이 있다. 예를 들어, 컴퓨터 그래픽에서 자주 사용되는 벡터 덧셈을 생각해 보자.

x87을 사용하면 두 개의 단정밀도 4-성분 벡터를 더하기 위해 4개의 부동 소수점 덧셈 명령어가 필요하다.

```c

vec_res.x = v1.x + v2.x;

vec_res.y = v1.y + v2.y;

vec_res.z = v1.z + v2.z;

vec_res.w = v1.w + v2.w;

```

이는 오브젝트 코드에서 4개의 x87 `FADD` 명령어에 해당한다.

반면, SSE를 사용하면 하나의 128비트 'packed-add' 명령어로 4개의 스칼라 덧셈 명령어를 대체할 수 있다.

```nasm

movaps xmm0, [v1] ;xmm0 = v1.w | v1.z | v1.y | v1.x

addps xmm0, [v2] ;xmm0 = v1.w+v2.w | v1.z+v2.z | v1.y+v2.y | v1.x+v2.x

movaps [vec_res], xmm0

5. 후속 버전

• SSE2는 펜티엄 4와 함께 도입되었으며, SSE를 크게 개선하였다. 모든 SSE 연산에 대해 배정밀도(64비트) 부동 소수점을 지원하고, 128비트 XMM 레지스터에서 MMX 정수 연산을 지원한다. 이를 통해 프로그래머는 XMM 벡터 레지스터 파일을 사용하여 모든 데이터 유형에 대해 SIMD 연산을 수행할 수 있게 되었다.
• SSE3는 SSE2의 점진적인 업그레이드로, DSP 지향적인 수학 명령어와 일부 프로세스(스레드) 관리 명령어를 추가하였다. 또한, 동일 레지스터 내 두 숫자의 덧셈, 곱셈을 지원하여 3DNow! 확장과 유사한 기능을 제공한다.
• SSSE3는 SSE3를 업그레이드하여 단어 내 바이트 치환, 16비트 고정 소수점 숫자 곱셈 및 반올림, 단어 내 누산 명령어 등 16개의 새로운 명령어를 추가하였다.
• SSE4는 내적 명령어, 추가 정수 명령어, 개체 수 계산을 위한 `POPCNT` 명령어 등을 추가하여 기능을 더욱 확장하였다.
• AMD의 SSE5는 XOP, FMA4, CVT16 등을 포함한다.
• AVX는 인텔이 발표한 SSE의 고급 버전으로, 데이터 경로를 128비트에서 256비트로 확장하고 3-피연산자 명령어를 도입하였다. 2011년 초 AVX 지원 프로세서가 출시되었다.
• AVX2는 AVX 명령어 집합을 확장한 것이다.
• AVX-512는 x86 명령어 집합에 대한 512비트 확장이다.
• FMA (Fused Multiply-Add)는 융합 곱셈-덧셈 연산을 위한 명령어로, FMA4와 FMA3 두 가지 계통이 혼재하다가 젠 마이크로아키텍처에서 FMA4가 삭제되면서 FMA3으로 통일되었다.
• 인텔 고급 행렬 확장(AMX)는 행렬 연산을 위한 확장 명령어이다.

6. SSE 버전 확인 방법

다음 프로그램들을 사용하여 시스템에서 지원하는 SSE 버전을 확인할 수 있다.

• 인텔 프로세서 식별 유틸리티<sup>[8]</sup>
• CPU-Z - CPU, 마더보드 및 메모리 식별 유틸리티.
• lscpu - 대부분의 리눅스 배포판에서 util-linux 패키지를 통해 제공.

• --

• 필수 준수 사항:
• 위키텍스트 형식 준수: 허용된 문법(내부 링크, 인용)만 사용되었습니다.
• 평어체: 높임말 없이 평어체로 작성되었습니다.
• 본문만 출력: 섹션 제목이나 추가 설명 없이 본문만 출력되었습니다.
• 한국어: 한국어로 작성되었습니다.
• 정치적 성향: 해당사항 없습니다.
• 세부 지침:
• 자료 분석 및 정보 추출: 원본 소스(`source`)의 내용만으로 구성되었습니다.
• 중복 내용 없음: 중복되는 내용 없이 간결하게 작성되었습니다.
• 맞춤법: 맞춤법 오류 없습니다.
• 허용된 문법 오류:
• 템플릿 처리: 해당사항 없습니다.
• 표(Table): 해당사항 없습니다.
• 이미지 갤러리: 해당사항 없습니다.

7. 역사

• 1999년 2월: 인텔이 SSE를 탑재한 펜티엄 III 프로세서를 발표하였다.
• 2000년 3월: 인텔이 SSE를 탑재한 셀러론 프로세서를 발표하였다.
• 2000년 11월: 인텔이 SSE2를 탑재한 펜티엄 4 프로세서를 발표하였다.
• 2004년 2월: 인텔이 SSE3를 탑재한 펜티엄 4 프로세서를 발표하였다.
• 2006년 7월: 인텔이 SSSE3를 탑재한 인텔 코어 2 프로세서를 발표하였다.
• 2007년 8월: AMD가 SSE5를 발표하였다.
• 2007년 11월: 인텔이 SSE4.1을 탑재한 인텔 코어 2 프로세서를 발표하였다.
• 2007년 11월: AMD가 SSE4a를 탑재한 페넘을 발표하였다.
• 2008년 11월: 인텔이 SSE4.2를 탑재한 1세대 인텔 코어 i7 프로세서를 발표하였다.
• 2011년 1월: 인텔이 AVX를 탑재한 2세대 인텔 코어 i7 프로세서를 발표하였다.
• 2011년 10월: AMD가 FMA를 탑재한 AMD FX 프로세서를 발표하였다.
• 2013년 6월: 인텔이 AVX2를 탑재한 4세대 인텔 코어 i7 프로세서를 발표하였다.
• 2016년 6월: 인텔이 AVX-512를 탑재한 2세대 인텔 제온 파이 코프로세서를 발표하였다.
• 2023년 1월: 인텔이 AMX를 탑재한 4세대 인텔 제온 SP를 발표하였다.

참조

<sub>[1]</sub> 웹사이트 Intel® 64 and IA-32 Architectures Software Developer's Manual Volume 1: Basic Architecture https://cdrdv2.intel[...] Intel 2022-04-01
<sub>[2]</sub> 웹사이트 AMD Extensions to the 3DNow and MMX Instruction Sets Manual https://www.amd.com/[...] Advanced Micro Devices, Inc. 2000-03-01
<sub>[3]</sub> 간행물 Pentium III = Pentium II + SSE: Internet SSE Architecture Boosts Multimedia Performance http://docencia.ac.u[...] 1999-03-08
<sub>[4]</sub> 웹사이트 AMD plots single thread boost with x86 extensions https://www.theregis[...] 2007-08-03
<sub>[5]</sub> 웹사이트 AMD64 Technology: 128-Bit SSE5 Instruction Set http://developer.amd[...] AMD 2007-08-01
<sub>[6]</sub> 웹사이트 AMD64 Technology AMD64 Architecture Programmer's Manual Volume 6: 128-Bit and 256-Bit XOP and FMA4 Instructions https://support.amd.[...] AMD 2009-11-01
<sub>[7]</sub> 웹사이트 Intel® Advanced Vector Extensions (Intel® AVX) https://software.int[...] Intel 2013-10-01
<sub>[8]</sub> 웹사이트 Download the Intel® Processor Identification Utility https://www.intel.co[...] Intel 2017-07-24
<sub>[9]</sub> 문서 SIMD整数演算に関しては[[Pentium M]]、Core DuoやK8では64ビット幅の演算器を2つ持つため、コア全体でのSIMD整数演算のスループットは128ビット/クロックであった。
<sub>[10]</sub> 웹사이트 デュアルコア+HTはゼニが取れる技術か https://pc.watch.imp[...] 2005-03-04
<sub>[11]</sub> 웹사이트 SSE4命令とアクセラレータから見えるIntel CPUの方向性 https://pc.watch.imp[...] 2006-10-04
<sub>[12]</sub> 웹사이트 MPEG-2のエンコードまで実現できるKatmaiの新命令 https://pc.watch.imp[...] 1998-10-08
<sub>[13]</sub> 웹사이트 SGIがWintelワークステーションを来年投入? https://pc.watch.imp[...] 1997-09-08
<sub>[14]</sub> 웹사이트 米Intel、Coppermine-128kことCeleron 600/566MHz https://pc.watch.imp[...] 2000-03-29
<sub>[15]</sub> 웹사이트 Coppermine-128K 600/533A MHzをベンチマーク https://pc.watch.imp[...] 2000-03-31
<sub>[16]</sub> 웹사이트 第179回：8月20日～8月24日 https://pc.watch.imp[...] 2001-08-31
<sub>[17]</sub> 웹사이트 Pentium 4キラーとなりうるAMDの強力な新製品 Athlon XPプロセッサの実力を探る https://pc.watch.imp[...] 2001-10-10
<sub>[18]</sub> 웹사이트 ソフト開発者にはSSE2命令への移行を推奨 https://pc.watch.imp[...]
<sub>[19]</sub> 문서 乗算と加算あるいは減算を融合させた命令はAMDのBulldozer以前にも、HPのPA-RISCやIBMのPower、PowerPC、インテルのItaniumにも実装されていた。
<sub>[20]</sub> 웹사이트 AMDのAVXサポートとBulldozerのクラスタ型マイクロアーキテクチャ https://pc.watch.imp[...]
<sub>[21]</sub> 뉴스 ［GDC 2017］AMDの技術者が語る，「Ryzenに向けた最適化のコツ」 - 4Gamer.net https://www.4gamer.n[...] 2017-03-09
<sub>[22]</sub> 뉴스 HPC性能が大幅に強化されたHaswell(前編) -各コアに256bit長のFMAを2個装備 https://news.mynavi.[...] 2012-10-03
<sub>[23]</sub> 문서 "CHAPTER 6 INSTRUCTION SET REFERENCE - FMA ... FMA INSTRUCTION SET ... Performs a set of SIMD multiply-add computation on packed" Intel. ''[https://www.naic.edu/~phil/software/intel/319433-014.pdf Intel® Architecture Instruction Set Extensions Programming Reference]''. pp.6_1-6_2.
<sub>[24]</sub> 뉴스 米AMD、3オペランド命令とFMAをサポートした「SSE5」を発表 https://news.mynavi.[...] 2007-08-31
<sub>[25]</sub> 문서 "to sustain Haswell’s CPU peak (e.g., 16 multiply-adds per cycle)" 田浦. (2016). ''[https://www.eidos.ic.i.u-tokyo.ac.jp/~tau/lecture/parallel_distributed/2016/slides/pdf/memory.pdf What You Must Know about Memory, Caches, and Shared Memory]''. [https://www.eidos.ic.i.u-tokyo.ac.jp/~tau/lecture/parallel_distributed/2018/ 並列分散プログラミング], 東京大学.
<sub>[26]</sub> 문서 "Intel® AVX 2.0 delivers 16 double precision and 32 single precision floating point operations per second per clock cycle within the 256-bit vectors, with up to two 256-bit fused-multiply add (FMA) units." Intel. ''[https://www.intel.sg/content/www/xa/en/architecture-and-technology/avx-512-overview.html?countrylabel=Asia%20Pacific Intel® Advanced Vector Extensions 512]''. 2022-04-04閲覧.
<sub>[27]</sub> 문서 "__m256 _mm256_fmadd_ps ... Throughput (CPI) ... Haswell ... 0.5" ''[https://www.intel.com/content/www/us/en/docs/intrinsics-guide/index.html#techs=FMA&text=fmadd&ig_expand=3202 Intel Intrinsics Guide]''. 2022-04-03閲覧.
<sub>[28]</sub> 문서 "12 FMA ... 28 AVX" Intel. (2021). Intel® Architecture Instruction Set Extensions and Future Features. p.1_27.
<sub>[29]</sub> 웹사이트 なぜSandy Bridgeはそんなにパフォーマンスが高いのか https://pc.watch.imp[...] 2010-09-17
<sub>[30]</sub> 웹사이트 Sandy Bridgeがやってきた！～プロセッサの基本性能は順当に向上 https://www.4gamer.n[...] 2011-01-03
<sub>[31]</sub> 웹사이트 AMD，Bulldozerアーキテクチャ採用の新世代CPU「FX」を正式発表。発売は10月下旬以降に https://www.4gamer.n[...] 2010-10-12
<sub>[32]</sub> 웹사이트 8コアCPUを低コストに実現したBulldozer https://pc.watch.imp[...] 2011-03-02
<sub>[33]</sub> 웹사이트 インテルCPU進化論 Haswellで導入されるCPUの改良 後編 https://ascii.jp/ele[...] 2012-09-24
<sub>[34]</sub> 뉴스 【イベントレポート】AMD、Carrizoを「第6世代AMD Aシリーズ プロセッサ」として発表 - PC Watch https://pc.watch.imp[...] 2015-06-03
<sub>[35]</sub> 문서 "Haswellマイクロアーキテクチャの実行ユニット ... Execution Unit ... SIMD Misc ... # of Ports ... 1 ... Instructions ... (v)pmadd*" p.32 of Intel. (2017). ''Intel® 64 and IA-32 Architectures Optimization Reference Manual''. Order Number: 248966-037 July 2017. [https://www.isus.jp/wp-content/uploads/pdf/old/64-ia-32-architectures-optimization-manual-July2017-037JA.pdf iSUS訳].
<sub>[36]</sub> 서적 'Intel® 64 and IA-32 Architectures Optimization Reference Manual' https://www.isus.jp/[...] Intel 2017-07-01
<sub>[37]</sub> 서적 'Intel® 64 and IA-32 Architectures Optimization Reference Manual' Intel 2022-02-01
<sub>[38]</sub> 서적 'Intel® 64 and IA-32 Architectures Optimization Reference Manual' Intel 2022-02-01
<sub>[39]</sub> 서적 'Intel® 64 and IA-32 Architectures Optimization Reference Manual' Intel 2022-02-01
<sub>[40]</sub> 서적 'Intel® 64 and IA-32 Architectures Optimization Reference Manual' Intel 2022-02-01
<sub>[41]</sub> 서적 'Intel® 64 and IA-32 Architectures Optimization Reference Manual' Intel 2022-02-01
<sub>[42]</sub> 서적 'Intel® 64 and IA-32 Architectures Optimization Reference Manual' Intel 2022-02-01
<sub>[43]</sub> 간행물 'Intel® AVX2 Vector Neural Network Instructions (AVX2 VNNI)' https://edc.intel.co[...] Intel
<sub>[44]</sub> 간행물 'Intel® SDP for Desktop Based on Alder Lake S' https://edc.intel.co[...] Intel
<sub>[45]</sub> 서적 'Intel® Processors and Processor Cores based on Golden Cove Microarchitecture' Intel 2022-03-01
<sub>[46]</sub> 웹사이트 Intel Intrinsics Guide https://www.intel.co[...]
<sub>[47]</sub> 웹사이트 Intelの10nm世代CPUコア「Sunny Cove」のカギとなるAVX-512 https://pc.watch.imp[...] 2019-02-01
<sub>[48]</sub> 웹사이트 インテル® Xeon Phi™ コプロセッサー 7120P (16GB、1.238 GHz、61 コア) - 製品仕様 {{!}} インテル https://www.intel.co[...] 2024-03-12
<sub>[49]</sub> 웹사이트 'Intel® Architecture Instruction Set Extensions Programming Reference' https://software.int[...] 2017-11-09
<sub>[50]</sub> 웹사이트 「Zen 4」コアでAVX-512対応を表明 https://pc.watch.imp[...] 2019-02-01
<sub>[51]</sub> 웹사이트 'Intel Architecture Day 2021: Alder Lake, Golden Cove, and Gracemont Detailed' https://www.anandtec[...] 2021-08-19
<sub>[52]</sub> 웹사이트 'Intel Architecture Day 2021: Alder Lake Chips, Golden Cove and Gracemont Cores' https://www.tomshard[...] 2021-08-19
<sub>[53]</sub> 웹사이트 "Intel Nukes Alder Lake's AVX-512 Support, Now Fuses It Off in Silicon" https://www.tomshard[...] 2022-03-02
<sub>[54]</sub> 간행물 'Code Sample: Intel® AVX512-Deep Learning Boost: Intrinsic Functions' https://www.intel.co[...] Intel
<sub>[55]</sub> 간행물 'Code Sample: Intel® AVX512-Deep Learning Boost: Intrinsic Functions' https://www.intel.co[...] Intel
<sub>[56]</sub> 웹사이트 'The Converged Vector ISA: Intel® Advanced Vector Extensions 10 Technical Paper' https://www.intel.co[...]
<sub>[57]</sub> 웹사이트 'Intel Unveils AVX10 and APX Instruction Sets: Unifying AVX-512 For Hybrid Architectures' https://www.anandtec[...]
<sub>[58]</sub> 웹사이트 'Intel、Pコア/Eコア両対応の新拡張命令セット「AVX10」' https://pc.watch.imp[...]
<sub>[59]</sub> 문서 'The Converged Vector ISA: Intel® Advanced Vector Extensions 10' https://cdrdv2-publi[...]
<sub>[60]</sub> 웹사이트 'Accelerate Artificial Intelligence (AI) Workloads with Intel Advanced Matrix Extensions (Intel AMX)' https://www.intel.co[...] Intel
<sub>[61]</sub> 웹사이트 'インテル 強固なパフォーマンスと電力効率を特長とするアーキテクチャーに基づく 次世代インテル® Xeon® プラットフォームを公開' https://www.intel.co[...]